Desde el MIT, concretamente gracias a uno de sus equipos de investigadores del laboratorio de Ciencias de la Computación e Inteligencia Artificial, se acaba de dar a conocer la creación de una versión mucho más eficiente del sistema de gestión de la memoria caché. Según se ha explicado en el paper publicado, este novedoso sistema de gestión se ajusta mucho mejor a los requerimientos de los procesadores actuales a la vez que allana el camino para la llegada de una hipotética generación de chips con miles de núcleos.
A modo de recordatorio, la caché es la memoria más cercana a la CPU, misma donde se mantiene una copia temporal de algunos datos con el fin de acelerar la recuperación de la información. En los chips con múltiples núcleos, cada uno de estos cuenta con su propia memoria caché para guardar los datos que se requieren con mayor frecuencia. Además de esta, también se dispone de una gran caché compartida para todos los núcleos con un directorio que contiene la información que guarda en esta cada unidad de procesamiento.
El MIT nos habla sobre su nuevo sistema de gestión para la memoria caché.
Curiosamente este directorio ocupa una gran parte de la memoria compartida, tamaño que va aumentado a medida que se incrementa el número de cores. Un ejemplo claro para entender esto lo tenemos, por ejemplo en que un procesador de 64 núcleos utiliza entorno al 12% de la memoria para almacenar y actualizar este directorio, si el número de cores crece, por ejemplo con chips de 128, 256 o 512 núcleos, el sistema necesitará un mayor porcentaje, tan sólo para guardar el directorios por lo que impera que el mismo se vuelva mucho más eficiente para mantener la coherencia de la caché.
Este es el punto en el que han estado trabajando en el MIT. El principal reto se encuentra en los chips de varios núcleos que ejecutan instrucciones en paralelo ya que deben escribir información al mismo tiempo en el sistema. Según explica Xiangyao Yu, uno de los miembros del equipo:
Digamos que un núcleo lleva a cabo una operación de escritura, y la siguiente operación es de lectura. Bajo la consistencia secuencial, tengo que esperar a que la escritura termine. Si no encuentro los datos en la caché, tengo que ir a la memoria central que administra la propiedad de los datos.
Lo que hace este nuevo sistema del MIT es coordinar las operaciones de memoria de los cores de acuerdo con el tiempo lógico en lugar de con el tiempo cronológico. Con este esquema cada paquete de datos en un banco de memoria tiene su propia marca de tiempo, algo que a su vez hace que se muy fácil que este tipo de sistema de memoria caché sea muy fácil de implementar por los fabricantes, a pesar de que cada uno de ellos tiene sus propias reglas de acceso.