Från MIT, särskilt tack vare ett av dess forskargrupper från laboratoriet datavetenskap och artificiell intelligens, skapandet av en mycket effektivare version av cachehanteringssystemet. Som förklarats i det publicerade dokumentet anpassar detta nya hanteringssystem mycket bättre till kraven hos nuvarande processorer samtidigt som det banar väg för ankomsten av en hypotetisk generation av chips med tusentals kärnor.
Som en påminnelse är cachen det närmaste minnet till processorn, där ett minne förvaras. tillfällig kopia av vissa data för att påskynda hämtningen av information. I flerkärniga marker har varje kärna sin egen cache för att innehålla de mest nödvändiga uppgifterna. Utöver detta finns det också en stor delad cache för alla kärnor med en katalog som innehåller informationen som varje behandlingsenhet lagrar i den.
MIT talar om sitt nya hanteringssystem för cacheminne.
Märkligt nog tar den här katalogen upp en stor del av det delade minnet, en storlek som ökar när antalet kärnor ökar. Vi har ett tydligt exempel för att förstå detta, till exempel genom att en 64-kärnig processor använder cirka 12% av minnet för att lagra och uppdatera den här katalogen, om antalet kärnor växer, till exempel med 128, 256 eller 512 chipskärnor, systemet kommer att behöva en högre procentsats, bara för att spara katalogerna, så det är absolut nödvändigt att det blir mycket effektivare för att upprätthålla enhetens cache.
Detta är den punkt där de har arbetat på MIT. Huvudutmaningen ligger i flerkärniga marker som utför instruktioner parallellt eftersom de måste skriva information samtidigt till systemet. Som förklarat Xiangyao yu, en av gruppmedlemmarna:
Låt oss säga att en kärna utför en skrivoperation och nästa operation är en läsning. Under sekventiell konsekvens måste jag vänta på att skrivningen är klar. Om jag inte hittar data i cachen måste jag gå till det centrala minnet som hanterar dataansvaret.
Vad det här nya MIT-systemet gör är koordinera minnesoperationer av kärnor enligt logisk tid snarare än kronologisk tid. Med detta schema har varje datapaket i en minnesbank sin egen tidsstämpel, något som i sin tur gör det mycket enkelt för denna typ av cachesystem att vara mycket lätt att implementera av tillverkare, trots att var och en av dem har sin egen åtkomst regler.